(반도체 5부) 무어의 법칙을 구원할 AI 시대의 심장

첨단 패키징(Advanced Packaging)과 HBM(고대역폭 메모리)

안녕하세요. 연구소장 T입니다.

​

직장 생활에서 나름의 연차가 차오르고 내 분야에서 한계에 부딪혔다고 느낄 때마다, 우리는 판을 통째로 뒤엎기보다 그동안 쌓아온 경륜을 새로운 방식으로 결합하여 위기를 기회로 바꿔내곤 합니다.

​

반도체 산업 역시 회로 선폭을 무작정 좁히는 전공정 미세화의 벽에 부딪혔을 때, 칩을 위로 쌓고 다채롭게 연결하는 '후공정 패키징'이라는 위대한 수직적 도약을 이뤄냈습니다.

​

오늘은 무어의 법칙을 구원하고 생성형 AI 시대를 움직이는 진정한 심장, 첨단 패키징과 고대역폭 메모리 HBM의 메커니즘을 깊이 있게 해부해 보겠습니다.

​

1. 무어의 법칙 한계와 패러다임의 전환

- 더 깎을 것인가, 더 잘 쌓을 것인가

​

​

수십 년 동안 반도체 산업을 지배해 온 법칙은 단연 고든 무어가 예언한 전공정 회로 미세화였습니다. 트랜지스터 게이트의 폭을 좁혀 하나의 실리콘 웨이퍼에 더 많은 회로를 그릴수록 칩의 성능은 올라가고 원가는 비약적으로 낮아졌기 때문입니다. 하지만 선폭이 1나노미터대로 육박하면서 전공정은 물리적, 경제적 장벽에 부딪혔습니다. 전자가 절연막을 그대로 뚫고 새어나가는 양자 터널링 현상으로 발열과 오작동이 폭증했고, 극자외선 노광 장비를 비롯한 최첨단 팹 건설 비용이 수십조 원을 넘어서며 단가 절감 효과가 한계에 봉착한 것입니다.

​

이 물리적 벽 앞에서 반도체 거인들이 찾아낸 새로운 돌파구가 바로 '더 작게 깎는 기술'에서 '더 똑똑하게 묶고 쌓는 기술'로의 전환, 즉 첨단 패키징(Advanced Packaging)입니다. 과거에는 전공정을 통해 만들어진 반도체 칩을 습기와 충격으로부터 보호하고 전선을 연결해 기판에 얹는 단순 포장 작업에 불과했던 후공정이, 이제는 칩의 성능을 극대화하는 가장 핵심적인 혁신 무대로 급부상했습니다. 이른바 무어의 법칙을 넘어선다는 의미의 '모어 댄 무어(More than Moore)' 시대가 본격적으로 열린 것입니다.

​

​

2. AI 데이터 병목을 깨부순 거대한 혈맥

- HBM(고대역폭 메모리)의 혁신 메커니즘

​

인공지능 시대로 진입하면서 가장 먼저 터져 나온 문제는 메모리와 시스템 반도체 간의 속도 격차에서 비롯된 '메모리 벽(Memory Wall)' 현상이었습니다. 아무리 성능이 뛰어난 그래픽처리장치(GPU)가 1초에 수조 번의 행렬 연산을 수행하더라도, 이를 보조하는 D램의 데이터 전송 통로가 좁으면 GPU는 데이터를 기다리느라 놀게 됩니다. 기존의 평면적인 D램 배치 방식으로는 초거대 언어모델이 요구하는 막대한 테라바이트급 데이터를 제때 공급하는 것이 불가능했습니다.

​

이 거대한 병목 현상을 단번에 깨뜨린 구원투수가 바로 HBM(High Bandwidth Memory, 고대역폭 메모리)입니다. HBM의 기본 원리는 여러 개의 D램 칩을 아파트처럼 수직으로 높게 쌓아 올린 뒤, D램 얇은 판에 수천 개의 미세한 구멍을 뚫어 전극으로 연결하는 것입니다. 이 핵심 기술을 실리콘 관통 비아(TSV, Through Silicon Via)라고 부릅니다. 기존 D램이 단 몇십 개의 전선으로 데이터를 어렵게 주고받았다면, TSV 기술을 적용한 HBM은 칩 전체에 1,000개가 넘는 구멍을 뚫어 엄청난 양의 데이터 통로를 동시 다발적으로 확보합니다. 데이터가 오가는 도로의 폭을 기존 대비 수십 배로 넓혀 고속도로를 깔아버린 셈입니다.

​

수직으로 D램을 쌓아 올릴 때 발생하는 가장 큰 난제는 적층 과정에서의 열 방출과 휨 현상이었습니다. 이 과정에서 글로벌 메모리 지형을 흔든 기술 격차가 벌어졌습니다. D램을 쌓을 때 칩 사이에 필름을 넣고 열을 가해 붙이는 방식(NCF)과, 칩을 올린 뒤 액체 형태의 보호재를 흘려보내 한 번에 결합하고 열을 분산시키는 휨 방지 기술(MR-MUF)의 주도권 싸움이 치열하게 전개되었습니다. 이처럼 미세한 열 제어와 수직 적층 정밀도가 AI 시대 최첨단 메모리의 승패를 가르는 절대적인 척도로 자리 잡았습니다.

​

3. 단일 칩의 한계를 넘는 2.5D와 3D 첨단 패키징의 세계

​

HBM 단독으로는 작동할 수 없기에, 결국 AI의 두뇌 역할을 하는 연산 칩(GPU나 NPU)과 수직으로 쌓아 올린 HBM을 하나처럼 묶어주는 초대형 포장 기술이 필수적입니다. 이것이 바로 2.5차원 및 3차원 첨단 패키징 기술입니다. 과거에는 레고 블록처럼 각각 완성된 칩을 메인 인쇄회로기판(PCB) 위에 따로따로 꽂았지만, 전송 거리가 길어 전력 소모가 크고 지연 시간이 발생하는 결정적 단점이 있었습니다.

​

이를 극복하기 위해 등장한 2.5D 패키징은 실리콘 소재의 아주 미세한 중간 연결판인 '인터포저(Interposer)'를 밑바닥에 먼저 깔아두는 방식입니다. 이 실리콘 인터포저라는 평평한 판 위에 연산 전용 GPU와 초고속 메모리인 HBM을 머리카락 굵기보다 훨씬 얇은 미세 범프 전극으로 수 micrometers 간격으로 바짝 붙여 배치합니다. 이렇게 나란히 올려놓으면, GPU와 HBM은 마치 하나의 커다란 단일 반도체 칩 내부에서 대화하듯 어마어마한 속도로 전력을 적게 쓰며 데이터를 주고받을 수 있게 됩니다.

​

이 분야에서 글로벌 주도권을 쥔 대표적인 첨단 패키징 인프라가 TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 기술입니다. 엔비디아의 H100이나 B200 같은 인공지능 슈퍼칩이 전 세계 시장을 지배할 수 있었던 비결도, 최첨단 파운드리 공정으로 깎아낸 GPU와 한국에서 건너간 HBM을 TSMC의 CoWoS라는 첨단 패키징 위에서 완벽하게 하나로 결합했기 때문입니다. 현재 첨단 패키징의 병목이 곧 글로벌 AI 칩의 공급량을 결정지을 만큼, 후공정 패키징은 단순한 포장을 넘어 자원 안보와 패권의 승부처가 되었습니다.

​

아울러 단일 회로 도면에 모든 기능을 집어넣는 대형 칩 대신, 필요한 기능별로 칩을 작게 분할해 서로 다른 최적 공정에서 만든 뒤 패키징 단계에서 재조합하는 '칩렛(Chiplet)' 기술과, 실리콘 인터포저 없이 칩과 칩을 수직으로 직접 접합하는 3D 적층 기술(삼성전자의 SAINT, TSMC의 SoIC 등)까지 빠르게 상용화되며 무어의 법칙을 입체적으로 확장해 나가고 있습니다.

​

​

4. 반도체 대항해 시대를 마무리하며

모래에서 시작되어 실리콘 밸리의 혁신으로 피어난 반도체의 역사부터, 0과 1을 판가름하는 메모리와 시스템의 오묘한 작동 원리, 팹리스와 파운드리의 세밀한 분업 밸류체인, 원자 단위의 빛으로 마천루를 올리던 전공정의 기적, 그리고 오늘 무어의 법칙을 한 차원 높게 구원해 낸 첨단 패키징과 HBM의 수직 적층 혁신까지 5부작의 기나긴 대항해를 함께 달려왔습니다.

​

회사 생활에서도 한계에 다다랐다고 느껴질 때 우리를 구원해 준 것은 기존 방식을 단순 반복하는 맹목적 노력이 아니라, 문제를 바라보는 시각을 바닥에서 스카이라인으로 수직 확장하는 사유의 전환이었습니다. 반도체 엔지니어들이 단면의 미세화 한계를 입체적인 수직 적층으로 돌파해 냈듯이, 우리 4050 동료들 역시 거친 자본주의 시장 속에서 나만의 자산 구조를 수직적으로 다변화하는 지혜를 발휘해야 할 때입니다.

​

전공정의 주도권을 쥔 거인들과 후공정 첨단 패키징의 패권을 겨루는 글로벌 파운드리 생태계, 그리고 그 사이에서 고대역폭 메모리로 시대를 주도하는 한국의 반도체 기업들의 거대한 궤적은 우리 은퇴 계좌의 든든한 등대가 되어줄 것입니다.

​

그동안 5편의 반도체 완벽 가이드 기획 시리즈를 깊은 애정으로 읽어주신 모든 독자 여러분께 진심으로 감사드리며, 앞으로도 모든연구소는 가장 날카롭고 깊이 있는 매크로 인사이트로 여러분의 단단한 은퇴 베이스캠프를 받쳐 드리겠습니다.

​

감사합니다.